File 347:JAPIO Oct 1976-2000/Nov(UPDATED 010309) (c) 2001 JPO & JAPIO

*File 347: JAPIO data problems with year 2000 records are now fixed. Alerts have been run. See HELP NEWS 347 for details.

Set Items Description

?s pn= jp 11121615

S1 1 PN= JP 11121615

?s pn= jp 8124925

S2 1 PN= JP 8124925

?s pn= jp 11224947

1 PN= JP 11224947

?t 1/9/1

1/9/1

DIALOG(R) File 347: JAPIO

(c) 2001 JPO & JAPIO. All rts. reserv.

06180066 **Image available**

SEMICONDUCTOR DEVICE AND MANUFACTURE THEREOF

PUB. NO.: 11-121615 A]

April 30, 1999 (19990430) PUBLISHED:

INVENTOR(s): KOYAMA KAZUHIDE

APPLICANT(s): SONY CORP

APPL. NO.: 09-291738 [JP 97291738] October 08, 1997 (19971008) FILED:

INTL CLASS: H01L-021/768

ABSTRACT

PROBLEM TO BE SOLVED: To reduce plug resistance, increase electromigration resistance and reduce reactor of wirings, even in a borderless structure type wiring layout.

SOLUTION: This manufacturing method comprises forming plugs with an Al film 21, etching a Cu film 23 to form a wiring pattern with a TiN/Ti film 22 used as an etching stopper, and etching this film 22 to form a wiring pattern with the Al film 21 used as an etching stopper. As a result, if a wiring pattern should deviate from the positions of vias 17 during patterning for the wiring as much as the Al film 21 to be plugs is exposed, the plugs can be etched to restrain their cross sectional apeas from being reduced.

COPYRIGHT: (C) 1999, JPO

?t 2/9/1

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平11-121615

(43)公開日 平成11年(1999) 4月30日

(51) Int.Cl.⁵ H 0 1 L 21/768 識別記号

DIP(/)*(1)

FΙ

H01L 21/90

 \mathbf{B}

審査請求 未請求 請求項の数8 FD (全 6 頁)

(21)出願番号

特願平9-291738

(22)出願日

平成9年(1997)10月8日

(71)出願人 000002185

ソニー株式会社

東京都品川区北品川6丁目7番35号

(72)発明者 小山 一英

東京都品川区北品川6丁目7番35号 ソニ

一株式会社内


(74)代理人 弁理士 土屋 勝


(54) 【発明の名称】 半導体装置及びその製造方法

(57)【要約】

【課題】 ボーダレス構造の配線レイアウトでもプラグの抵抗を低く且つエレクトロマイグレーション耐性を高くし、また、配線の低抵抗化を可能にする。

【解決手段】 A1膜 21でプラグを形成し、TiN/Ti膜 22をエッチングストッパにしてCu膜 23 を配線のパターンにエッチングし、A1膜 21をエッチングストッパにしてTiN/Ti 膜 22 を配線のパターンにエッチングする。このため、配線のパターニングに際して配線のパターンがビアホール 17 から位置ずれしてプラグであるA1 膜 21 が露出しても、プラグがエッチングされてその断面積が減少することを抑制することができる。





【請求項1】 絶縁膜に設けられている接続孔をA1含 有膜で埋める工程と、

前記Al含有膜とはエッチング特性が異なる第1の導電 膜とこの第1の導電膜とはエッチング特性が異なる第2 の導電膜とを前記絶縁膜上及び前記AI含有膜上に順次 に形成する工程と、

前記第1の導電膜をエッチングストッパにして前記第2 の導電膜を配線のパターンにエッチングする工程と、

前記Al含有膜をエッチングストッパにして前記第1の 導電膜を前記配線のパターンにエッチングする工程とを 具備することを特徴とする半導体装置の製造方法。

【請求項2】 前記Al含有膜を選択CVD法で前記接 続孔内に形成することを特徴とする請求項1記載の半導 体装置の製造方法。

【請求項3】 弗素を含むガスを用いるドライエッチン グによって前記第1の導電膜に対する前記エッチングを 行うことを特徴とする請求項1記載の半導体装置の製造 方法。

【請求項4】 TiNまたはTiONを少なくとも一部 20 に含む膜を前記第1の導電膜として用いることを特徴と する請求項1記載の半導体装置の製造方法。

【請求項5】 Cu含有膜を前記第2の導電膜として用 いることを特徴とする請求項1記載の半導体装置の製造 方法。

【請求項6】 絶縁膜に設けられている接続孔をA1含 有膜が埋めており、

前記A1含有膜とはエッチング特性が異なる下層側の第 1の導電膜とこの第1の導電膜とはエッチング特性が異 なる上層側の第2の導電膜とから成る配線が前記A1含 30 有膜の表面の一部を覆っており、

前記Al含有膜のうちで前記配線に覆われている部分と 覆われていない部分との段差が前記第2の導電膜の厚さ の10%以下であることを特徴とする半導体装置。

【請求項7】 TiNまたはTiONを少なくとも一部 に含む膜が前記第1の導電膜になっていることを特徴と する請求項6記載の半導体装置。

Cu含有膜が前記第2の導電膜になって 【請求項8】 いることを特徴とする請求項6記載の半導体装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本願の発明は、接続孔を介し て配線が下層の被接続領域に電気的に接続されている半 導体装置及びその製造方法に関するものである。

[0002]

【従来の技術】コンタクトホールやビアホール等の接続 孔の径が半導体装置の微細化に伴って縮小されても、層 間絶縁耐圧の確保等のために層間絶縁膜は薄膜化されに くいので、半導体装置の微細化に伴って接続孔のアスペ クト比が上昇している。このため、配線を形成するため 50 のA1膜やA1合金膜をスパッタ法で形成すると、シャ ドウイング効果のために接続孔の特に底部近傍にA1膜 やAl合金膜が形成されにくくて、配線が断線し易い。

【0003】そこで、この断線を防止するために、CV D法で堆積させたW膜から成るプラグで接続孔を埋めて から、配線を形成するためのAI膜やAI合金膜を堆積 させる方法や、高温スパッタ法やリフロー法や高圧リフ ロー法等によって、配線を形成するためのA1膜やA1 合金膜をアスペクト比の高い接続孔内にも埋め込む方法 10 が考えられている。

【0004】一方、図2は、半導体装置における通常構 造の配線レイアウトを示している。この配線レイアウト における配線11は、パターニング時に接続孔12から 位置ずれしても、接続孔12を介して下層の被接続領域 に確実に電気的に接続される様に、接続孔12の周囲に 余裕部として幅100nm程度の縁部11aを有してい

【0005】しかし、図2に示した通常構造の配線レイ アウトでは、配線11が縁部11aを有しているので、 接続孔12が配線11のピッチの方向に並んでいなくて も縁部11aの幅だけ配線11のピッチが広くなり、接 続孔12が配線11のピッチの方向に並んでいれば縁部 1 1 a の幅の 2 倍も配線 1 1 のピッチが広くなって、半 導体装置の微細化に不利である。

【0006】このため、図3に示す様に、配線11が縁 部11aを有していない所謂ボーダレス構造の配線レイ アウトが考えられている。このボーダレス構造の配線レ イアウトでは、配線11のピッチが配線11の幅と配線 11間の間隔との和だけになるので、半導体装置の微細 化に有利である。

[0007]

【発明が解決しようとする課題】ところが、W膜から成 るプラグで接続孔が埋められていると、AI膜やAI合 金膜で接続孔が埋められている場合に比べて、接続孔内 の抵抗が2倍以上になるので、半導体装置の高速化及び 低消費電力化に不利である。

【0008】一方、配線を形成するためのA1膜やA1 合金膜で接続孔を埋め、且つ、図3に示したボーダレス 構造の配線レイアウトを採用した場合において、配線1 40 1のパターニングに際してこの配線11のパターンが接 続孔12から位置ずれすると、図4に示す様に、配線1 1のパターニングに際して接続孔12内のA1膜やA1 合金膜もエッチングされてその断面積が減少する。

【0009】この結果、配線11のうちで接続孔12内 の部分の抵抗が高くなると共にエレクトロマイグレーシ ョン耐性が低くなるので、高速化、低消費電力化及び高 信頼性を達成することが困難になって、結局、微細化を 達成することも困難になる。つまり、従来は、微細化、 高速化、低消費電力化及び高信頼性を同時に達成するこ とができる半導体装置を提供することが困難であった。

【0010】従って、本願の発明は、ボーダレス構造の配線レイアウトでもプラグの抵抗が低く且つエレクトロマイグレーション耐性が高く、また、配線の低抵抗化が可能なために、微細化、高速化、低消費電力化及び高信頼性を同時に達成することができる半導体装置及びその製造方法を提供することを目的としている。

[0011]

【課題を解決するための手段】請求項1に係る半導体装置の製造方法では、Al含有膜で接続孔内のプラグを形成し、絶縁膜上及びAl含有膜上に第1及び第2の導電膜を順次に形成し、第1の導電膜をエッチングストッパにして第2の導電膜を配線のパターンにエッチングし、Al含有膜をエッチングストッパにして第1の導電膜を配線のパターンにエッチングする。

【0012】このため、低抵抗であるがA1含有膜に対するエッチング選択比の低い膜を第2の導電膜として用い、且つ、配線のパターニングに際して配線のパターンが接続孔から位置ずれして接続孔内のプラグであるA1含有膜が露出しても、プラグがエッチングされてその断面積が減少することを抑制することができる。

【0013】従って、ボーダレス構造の配線レイアウトを採用しても低抵抗で且つエレクトロマイグレーション耐性の高いプラグを形成することができ、また、配線の上層側の第2の導電膜として低抵抗の導電膜を用いることができて低抵抗の配線を形成することができる。

【0014】請求項2に係る半導体装置の製造方法では、A1含有膜を選択CVD法で接続孔内に形成するので、ブランケットCVD法の様にA1含有膜の形成に先立って接続孔内を含む下地上に密着層を形成しておく必要がなく、第1の導電膜とはエッチング特性が異なるA1含有膜のみで接続孔内のプラグを形成することができる。

【0015】このため、配線のパターニングに際して配線のパターンが接続孔から位置ずれして接続孔内のプラグであるAl含有膜が露出しても、プラグがエッチングされてその断面積が減少することを確実に抑制することができる。従って、ボーダレス構造の配線レイアウトを採用しても低抵抗で且つエレクトロマイグレーション耐性の高いプラグを確実に形成することができる。

【0016】請求項3に係る半導体装置の製造方法では、弗素を含むガスを用いるドライエッチングによって第1の導電膜をエッチングするが、A1含有膜は弗素によっては殆どエッチングされない。

【0017】このため、配線のパターニングに際して配線のパターンが接続孔から位置ずれして接続孔内のプラグであるAI含有膜が露出しても、プラグがエッチングされてその断面積が減少することを確実に抑制することができる。従って、ボーダレス構造の配線レイアウトを採用しても低抵抗で且つエレクトロマイグレーション耐性の高いプラグを確実に形成することができる。

【0018】請求項4に係る半導体装置の製造方法では、TiNまたはTiONを少なくとも一部に含む膜を第1の導電膜として用い、この様な第1の膜ではA1含有膜に対して高いエッチング選択比を確保することができる。

【0019】このため、配線のパターニングに際して配線のパターンが接続孔から位置ずれして接続孔内のプラグであるAl含有膜が露出しても、プラグがエッチングされてその断面積が減少することを確実に抑制することができる。従って、ボーダレス構造の配線レイアウトを採用しても低抵抗で且つエレクトロマイグレーション耐性の高いプラグを確実に形成することができる。

【0020】請求項5に係る半導体装置の製造方法では、第2の導電膜としてCu含有膜を用いるので、特に低抵抗の配線を形成することができる。

【0021】請求項6に係る半導体装置では、接続孔内のプラグであるA1含有膜のうちで配線に覆われている部分と覆われていない部分との段差が配線のうちの上層側の第2の導電膜の厚さの10%以下であるので、断面20 積の狭い部分がプラグに少ない。

【0022】しかも、A1含有膜とはエッチング特性が異なる下層側の第1の導電膜とこの第1の導電膜とはエッチング特性が異なる上層側の第2の導電膜とから配線が成っているので、低抵抗であるがA1含有膜に対するエッチング選択比の低い膜が第2の導電膜になっていてもよい。

【0023】このため、ボーダレス構造の配線レイアウトでもプラグの抵抗が低く且つエレクトロマイグレーション耐性が高く、また、配線の上層側の第2の導電膜が低抵抗の導電膜から成っていてよくて配線の低抵抗化が可能である。

【0024】請求項7に係る半導体装置では、TiNまたはTiONを少なくとも一部に含む膜が第1の導電膜になっているが、この様な第1の膜ではAl含有膜に対して高いエッチング選択比を確保することができるので、配線の上層側の第2の導電膜を選択する際の幅が広くて配線の低抵抗化が容易である。

【0025】請求項8に係る半導体装置では、第2の導電膜がCu含有膜であるので、配線の抵抗が特に低い。 【0026】

【発明の実施の形態】以下、多層配線構造の半導体装置及びその製造方法に適用した本願の発明の一実施形態を、図1を参照しながら説明する。この半導体装置を製造するためには、まず、素子分離領域やトランジスタ等の各種半導体素子を従来公知の工程で半導体基板に形成しておく。

【0027】その後、図1(a)に示す様に、バリアメ タル膜としてのTiN/Ti膜13、A1膜14及び反 射防止膜としてのTiN膜15を下地の層間絶縁膜上に 50 順次に形成し、これらの膜を下層側の配線のパターンに

30

40

加工する。A1膜14の代わりにCu膜等を用いてもよ い。そして、下記の条件のプラズマCVD法で、下層側 の配線上の厚さが750 nmであるSiOz 膜16等を 層間絶縁膜として形成する。

【0028】SiO2 膜のプラズマCVD条件

JZ:TEOS=50sccm

圧力:333Pa 高周波電力:190W 基板加熱温度:400℃

【0029】その後、直径が250nmであるビアホー 10 基板加熱温度:200℃ ルのパターンのフォトレジスト(図示せず)をリソグラ フィでSiО2 膜16上に形成し、このフォトレジスト をマスクにして、アスペクト比が3.0であるビアホー ル17を下記の条件のエッチングでSiO2膜16に開 孔する。

【0030】SiO2 膜のエッチング条件

 $JJA : C_4 F_8 / CO/A r = 10/100/200 s$ c c m

圧力:6Pa

高周波電力:1600W

基板温度:20℃

【0031】次に、フォトレジストを除去し、下地表面 にクリーニング処理を施した後、図1 (b) に示す様 に、下記の条件の選択CVD法でビアホール17をA1 膜21で埋め、このA1膜21でビアホール17内のプ ラグを形成する。A1膜21がビアホール17外にまで 形成された場合は、下記の条件の化学的機械的研磨によ ってビアホール17外のA1膜21を除去する。

【0032】A1膜の選択CVD条件

原料:水素化ジメチルアルミニウム [Al (CH₃)₂ H] n = 0. 11g/分

 $+vyr jz : H_2 = 650 sccm$

圧力: 266Pa

基板加熱温度:200℃

【0033】AI膜の化学的機械的研磨条件

研磨圧力: 100g/cm²

回転数: 定盤=30rpm、研磨ヘッド=30rpm

研磨パッド: I C-1000 (商品名)

スラリー: H2 O2 ベース (アルミナ含有)

流量:100cc/分

温度:25~30℃

【0034】次に、下記の条件のスパッタエッチクリー ニング処理を下地表面に施した後、下記の条件のスパッ 夕法でTi膜とTiN膜とを順次に堆積させて、図1 (c) に示す様に、バリアメタル膜として厚さ25/5

nmのTiN/Ti膜22を形成する。なお、Ti膜及 びTiN膜を堆積させるための下記のスパッタ条件は、 TiN/Ti膜13及びTiN膜15の形成にも適用す ることができる。

【0035】スパッタエッチクリーニング条件

 $\forall X : A r = 100 s c c m$

圧力: 0. 4 P a

エッチング時間:1分

高周波バイアス:1000 V

基板加熱温度:200℃

【0036】 Ti膜のスパッタ条件

 $\forall X : A r = 100 s c c m$

圧力: 0. 4 Pa

直流電力:6 k W

【0037】 TiN膜のスパッタ条件

 $JJA : Ar/N_2 = 20/70 sccm$

圧力: 0. 4 P a

直流電力:12kW

基板加熱温度:200℃

【0038】その後、下記の条件のスパッタ法でCu膜 23を堆積させ、上記のTiN膜のスパッタ条件で反射 防止膜として厚さ30mmのTiN膜24を堆積させ、 更に、上記のSiО2 膜のプラズマCVD条件で厚さ2

20 00nmのSiO2 膜25を堆積させる。

【0039】 Cu膜のスパッタ条件

JZ: Ar = 100 sccm

圧力: 0.4 Pa

直流電力:15kW

基板加熱温度:100℃

【0040】そして、配線のパターンのフォトレジスト (図示せず) をリソグラフィでSiO2 膜25上に形成 し、このフォトレジストをマスクにしてSiOz膜25 をエッチングした後、フォトレジストを除去する。な 30 お、配線のパターンのフォトレジストの形成に際して、

ボーダレス構造の配線レイアウトを採用する。

【0041】次に、図1 (d) に示す様に、SiO2 膜 25をマスクにして、下記のCu膜のエッチング条件で TiN膜24及びCu膜23をエッチングし、引き続 き、下記のTiN/Ti膜のエッチング条件でTiN/ Ti膜22をエッチングして、上層側の配線を形成す る。なお、Cu膜23のエッチングに際しては、温度を 正確に制御することが重要である。

【0042】Cu膜のエッチング条件

40 $\forall X$: C1₂ /Ar = 5/50 sccm

圧力: 0.1Pa

高周波バイアス: 300W

加熱温度:250℃

【0043】 T i N / T i 膜のエッチング条件

 $JJA : C_4 F_8 / A r = 50/200 sccm$

圧力: 2Pa

高周波バイアス:100W

無加熱

【0044】上記のCu膜のエッチング条件では、Cu 50 のエッチング速度がTiNのエッチング速度の5倍以上

であるので、TiN/Ti膜22のうちの上層側のTi N膜でCu膜23に対するエッチングを停止させること ができる。つまり、TiN/Ti膜22がCu膜23の エッチングストッパになっている。

【0045】また、ボーダレス構造の配線レイアウトのために、上層側の配線のパターンがビアホール17から位置ずれして、TiN/Ti膜22のエッチングに伴ってビアホール17内のAi膜21が露出し、且つ、TiN/Ti膜22を十分にオーバエッチングしても、上記のTiN/Ti膜のエッチング条件ではビアホール17内のAi膜21は殆どエッチングされない。

【0046】具体的には、TiN/Ti膜22に50%のオーバエッチングを施しても、A1膜21のうちでTiN/Ti膜22に覆われている部分と覆われていない部分との段差が<math>Cu膜23の厚さの10%以下である。つまり、A1膜21がTiN/Ti膜22のエッチングストッパになっている。

【0047】なお、Ti N/Ti 膜 22のうちで主に上層側のTi N膜がCu 膜 23のエッチングストッパになっており、Ti N/Ti 膜 22のうちの下層側のTi 膜は上層側のTi N膜の形成時におけるA1 膜 21の表面の窒化を防止してTi N/Ti 膜 22のうちの上層側のTi N膜とA1 膜 21とを低抵抗で接続するためのものである。このため、既述の様に、Ti N/Ti 膜 22のうちの下層側のTi 膜は上層側のTi N膜に比べて薄くする

【0048】以上の様な本実施形態では、上層側の配線のパターニングに際して、ビアホール17内のプラグであるA1膜21が殆どエッチングされないので、このA1膜21の断面積が殆ど減少せず、低抵抗で且つエレクトロマイグレーション耐性の高いプラグを形成することができる。

【0049】また、ビアホール17内のプラグをA1膜21で形成しているが、上層側の配線は主にCu膜23で形成しており、Cu膜はA1膜よりも抵抗が低く且つ信頼性が高いので、低抵抗且つ高信頼性の上層側の配線を形成することができる。

【0050】なお、以上の実施形態は多層配線構造の半導体装置及びその製造方法に本願の発明を適用して、下層側の配線と上層側の配線とを接続するためのビアホール17内にA1膜21から成るプラグを形成しているが、半導体基板の拡散層と配線とを接続するためのコンタクトホール内にプラグを有する半導体装置及びその製造方法等にも本願の発明を適用することができる。

【0051】また、上述の実施形態ではSiO₂ 膜16 で層間絶縁膜を形成しているが、BPSG、PSG、BSG、AsSG、SOG、SiN、SiON、SiOF 等のSi化合物から成る膜や、製造工程の最高温度が耐熱性を満たす範囲内での非晶質テフロン(poly-tetra-fluoro-ethylene)、BCB(benzo-cyclo-butane)、Fla

re(fluorinated-aryl-ether)等の有機系低誘電率材料から成る膜や、以上の膜の積層膜等をSiO2膜16の代わりに用いてもよい。

【0052】また、上述の実施形態ではビアホール17内のプラグをA1膜21で形成しているが、A1-Cu、A1-Si、A1-Si-Cu、A1-Ge、A1-Si-Ge、A1-Si-Ti、A1-Sc-Cu等のA1系合金から成る膜をA1膜21の代わりに用いてもよい。

【0053】また、上述の実施形態ではCu膜23のエッチングストッパとしてTiN/Ti膜22を用いているが、TiON、W、WN、TiW、TiWN、Ta、TaN等から成る膜やこれらの膜の積層膜等をTiN/Ti膜22の代わりに用いてもよい。

【0054】また、上述の実施形態では主にCu膜23で上層側の配線を形成しているが、Cu-TiやCu-Zr等のCu系合金、Ag、Al、プラグを形成するための上述のAl系合金等から成る膜やこれらの膜の積層膜等をCu膜23の代わりに用いてもよい。

[0055]

【発明の効果】請求項1に係る半導体装置の製造方法では、ボーダレス構造の配線レイアウトを採用しても低抵抗で且つエレクトロマイグレーション耐性の高いプラグを形成することができ、また、低抵抗の配線を形成することができるので、微細、高速、低消費電力で且つ信頼性の高い半導体装置を製造することができる。

【0056】請求項2~4に係る半導体装置の製造方法では、ボーダレス構造の配線レイアウトを採用しても低抵抗で且つエレクトロマイグレーション耐性の高いプラグを確実に形成することができるので、微細、高速、低消費電力で且つ信頼性の高い半導体装置を確実に製造することができる。

【0057】請求項5に係る半導体装置の製造方法では、特に低抵抗の配線を形成することができるので、特に高速、低消費電力であり且つ微細で信頼性も高い半導体装置を製造することができる。

【0058】請求項6に係る半導体装置では、ボーダレス構造の配線レイアウトでもプラグの抵抗が低く且つエレクトロマイグレーション耐性が高く、また、配線の低抵抗化が可能であるので、微細化、高速化、低消費電力化及び高信頼性を同時に達成することができる。

【0059】請求項7に係る半導体装置では、配線の低抵抗化が容易であるので、高速化及び低消費電力化を容易に達成することができ且つ微細化及び高信頼性も達成することができる。

【0060】請求項8に係る半導体装置では、配線の抵抗が特に低いので、特に高速化及び低消費電力化を容易に達成することができ且つ微細化及び高信頼性も達成することができる。

【図面の簡単な説明】

【図1】本願の発明の一実施形態の製造方法を工程順に 示す側断面図である。

【図2】通常構造の配線レイアウトの平面図である。


【図3】ボーダレス構造の配線レイアウトの平面図である。


【図4】本願の発明の一従来例をボーダレス構造の配線

レイアウトに適用した場合の課題を説明するための側断 面図である。

【符号の説明】

16…SiO2 膜(絶縁膜)、17…ビアホール (接続 孔)、21…A1膜 (A1含有膜)、22…TiN/T i膜 (第1の導電膜)、23…Cu膜 (第2の導電膜)





15

(d)